Decell.org

家里面的龟生蛋了

2010-07-28T18:35:15+08:00

家里面的乌龟前几天居然生蛋了。之前一直搞不清它是男的还是女的，这下搞清楚。养了近20年了，值得庆贺一下。网上搜了一下，原来家里面养的龟生蛋这事情还算常见的，有的还居然每年产40颗，但多都是巴西龟。想起之前去南沙，在一个龟池里面看到的全都是巴西龟，就觉得很惨。巴西龟作为一种外来物种，繁殖能力超强，适应能力超强，快要把本地龟都赶绝了。所以我一直都不喜欢别人养巴西龟，这东西外表没什么，杀伤力极强。祝贺一下我家里的本地龟吧，呵呵，争气一点！

《微软模拟飞行2004》

2010-07-16T00:47:14+08:00

时隔4年，再次玩起《微软模拟飞行2004》.已经完全忘了当时是怎么玩的了，只依稀记得几个热键，例如切换视角之类什么的。这两天摸了一下，感觉又回来了。当然只能飞些比较先进的大型飞机，例如777-400之类的，原因是大飞机比较好操控，而且有完善的自动飞行模式。感觉还是非常不错，微软模拟飞行这款游戏应该是飞行模拟游戏里面最真实的一款了。

Verilog HDL 综合要点[2] - 循环的综合 part1

2010-06-24T17:33:49+08:00

1.周期性行为中的循环如果迭代次数在仿真前能由编译器确定(即迭代次数是固定的并且与数据无关)，这种循环被称为是静态的或是独立的。如果循环次数石油运算中的某个变量决定的，则这种循环称做是与数据相关的。

2.原则上说，静态循环能够用repeat，for，while和forever来综合，但是一个特定的厂商可能会选择将静态循环的描述风格限定为对某个特定结构的描述。最实用的循环形式是for循环，那些没有内部定时控制的非静态循环会引发问题，它们不能综合。

3.对于不带内嵌定时控制的静态循环，那么他的计算动作是一个隐式的组合。这种循环可以通过展开，不用存储器且在瞬间完成。

4.如果一个静态循环有内嵌的边沿敏感事件表达式，该循环的计算行为可以被同步并且分布到一个或多个时钟周期上。该行为就是循环的每次迭代都在时钟沿之后进行的模糊状态机。

Verilog HDL 综合要点[1] - mux结构及条件补全

2010-06-19T13:55:14+08:00

1. 如果case语句或者if - else - if语句中的条件语句不是互为唯一的，那么该语句将被综合为优先级结构；如果条件语句唯一，则被综合为mux结构。
//综合为优先级结构
always @(data) begin
    casex(data)
        8'b1xxx_xxxx : code = 7;
        8'b01xx_xxxx : code = 6;
        8'b001x_xxxx : code = 5;
        8'b0001_xxxx : code = 4;
        8'b0000_1xxx : code = 3;
        8'b0000_01xx : code = 2;
        8'b0000_001x : code = 1;
        8'b0000_0001 : code = 0;
        default         : code = 3'bx;
    endcase
end
//综合为mux结构
always @(data) begin
    case(data)
        8'b0000_0001: code = 0;
        8'b0000_0010: code = 1;
        8'b0000_0100: code = 2;
        8'b0000_1000: code = 3;
        8'b0001_0000: code = 4;
        8'b0010_0000: code = 5;
        8'b0100_0000: code = 6;
        8'b1000_0000: code = 7;
        default: code = 3'bx;
    endcase
end

2. 如果case或if - else - if 语句中语句是完整的，也就是各种条件可能都出现了，则不需要综合出锁存器。如果确实有条件是无关紧要的，或是根本不可能出现的，通过使用带任意值的default语句或else语句补全，可以缩减实现的器件尺寸
//完全不会产生锁存的设计
always @(data_3 or data_2 or data_1 or data_0 or select) begin

    case (select)
        0: mux_in = data_3;
        1: mux_in = data_2;
        2: mux_in = data_1;
        3: mux_in = data_0;
        default: mux_in = 32'bx;
    endcase
end
//这样也不会产生锁存，因为default语句补全了case语句
always @(data_3 or data_2 or data_1 or data_0 or select) begin

    case (select)
        0: mux_in = data_3;
        1: mux_in = data_2;
        2: mux_in = data_1;
        //3: mux_in = data_0;
        default: mux_in = 32'bx;
    endcase
end
//这样需要锁存
always @(data_3 or data_2 or data_1 or data_0 or select) begin

    case (select)
        0: mux_in = data_3;
        1: mux_in = data_2;
        2: mux_in = data_1;
        //3: mux_in = data_0;
        //default: mux_in = 32'bx;
    endcase
end

时差

2010-06-10T13:17:32+08:00

今天早上，手机的闹钟把我叫醒了。一看，哦，5点45分，刚刚好。穿衣服，洗面，准备走人。临行前看到外面有小雨，于是发一短信给文彬兄：外面有雨，不过不是很大。过了两分钟没有回应，再发一条：照走！遂摔门而出。电梯到楼下，看到宿舍楼门开着，心想：怎么今天阿姨这么早就开门了。。。步行到文彬楼下，等了5分钟不见人影。心想：那小子睡过头了？于是想杀上去宿舍。经过宿管值班室门口，不经意间看一下钟：6点50分！不会吧！怎么回事！难道这个宿舍的钟坏了？连忙杀回自己宿舍。途中看了一眼饭堂，门开着。不妙，正常情况下饭堂没有这么早开门的。到自己宿舍楼下一看，真的是6点50分。。。连忙回宿舍看一下手机：6点12分。。。我靠#@#￥！！@￥搞什么国际大飞机！自己给自己加了40分钟的时差？

增程

2010-06-07T15:06:06+08:00

经过40分钟不停歇地游啊游，今天达到了破纪录的1.2KM。同时也开始怀疑究竟在60分钟内游3KM的真实性了。要是能游2KM，就很不错了，嗯嗯。

试水

2010-06-01T15:02:40+08:00

今天终于实行了游泳大计了。5点半爬起床，六点3开始游，四个来回就已经顶不住了。投降逃掉，上水的时候听到一老婆婆问旁边的老伯伯：“今天游多少了？”答曰：“没多少，就3千。” 狂汗...不能输给老伯伯！

【转】CPU地址空间

2010-05-30T22:35:58+08:00

转自：http://joe.is-programmer.com/posts/17559.html
CPU地址空间
（一）地址的概念

1）物理地址：CPU地址总线传来的地址，由硬件电路控制其具体含义。物理地址中很大一部分是留给内存条中的内存的，但也常被映射到其他存储器上（如显存、BIOS等）。在程序指令中的虚拟地址经过段映射和页面映射后，就生成了物理地址，这个物理地址被放到CPU的地址线上。
        物理地址空间，一部分给物理RAM（内存）用，一部分给总线用，这是由硬件设计来决定的，因此在32 bits地址线的x86处理器中，物理地址空间是2的32次方，即4GB，但物理RAM一般不能上到4GB，因为还有一部分要给总线用（总线上还挂着别的许多设备）。在PC机中，一般是把低端物理地址给RAM用，高端物理地址给总线用。

2）总线地址：总线的地址线或在地址周期上产生的信号。外设使用的是总线地址，CPU使用的是物理地址。
        物理地址与总线地址之间的关系由系统的设计决定的。在x86平台上，物理地址就是总线地址，这是因为它们共享相同的地址空间——这句话有点难理解，详见下面的“独立编址”。在其他平台上，可能需要转换/映射。比如：CPU需要访问物理地址是0xfa000的单元，那么在x86平台上，会产生一个PCI总线上对0xfa000地址的访问。因为物理地址和总线地址相同，所以凭眼睛看是不能确定这个地址是用在哪儿的，它或者在内存中，或者是某个卡上的存储单元，甚至可能这个地址上没有对应的存储器。

3）虚拟地址：现代操作系统普遍采用虚拟内存管理（Virtual Memory Management）机制，这需要MMU（Memory Management Unit）的支持。MMU通常是CPU的一部分，如果处理器没有MMU，或者有MMU但没有启用，CPU执行单元发出的内存地址将直接传到芯片引脚上，被内存芯片（物理内存）接收，这称为物理地址（Physical Address），如果处理器启用了MMU，CPU执行单元发出的内存地址将被MMU截获，从CPU到MMU的地址称为虚拟地址（Virtual Address），而MMU将这个地址翻译成另一个地址发到CPU芯片的外部地址引脚上，也就是将虚拟地址映射成物理地址。
        Linux中，进程的4GB（虚拟）内存分为用户空间、内核空间。用户空间分布为0~3GB（即PAGE_OFFSET，在0X86中它等于 0xC0000000）
，剩下的1G为内核空间。程序员只能使用虚拟地址。系统中每个进程有各自的私有用户空间（0～3G），这个空间对系统中的其他进程是不可见的。
        CPU发出取指令请求时的地址是当前上下文的虚拟地址，MMU再从页表中找到这个虚拟地址的物理地址，完成取指。同样读取数据的也是虚拟地址，比如mov ax, var. 编译时var就是一个虚拟地址，也是通过MMU从也表中来找到物理地址，再产生总线时序，完成取数据的。

（二）编址方式
1）外设都是通过读写设备上的寄存器来进行的，外设寄存器也称为“I/O端口”，而IO端口有两种编址方式：独立编址和统一编制。

        统一编址：外设接口中的IO寄存器（即IO端口）与主存单元一样看待，每个端口占用一个存储单元的地址，将主存的一部分划出来用作IO地址空间，如，在 PDP-11中，把最高的4K主存作为IO设备寄存器地址。端口占用了存储器的地址空间，使存储量容量减小。
        统一编址也称为“I/O内存”方式，外设寄存器位于“内存空间”（很多外设有自己的内存、缓冲区，外设的寄存器和内存统称“I/O空间”）。
        如，Samsung的S3C2440，是32位ARM处理器，它的4GB地址空间被外设、RAM等瓜分：
0x8000 1000    LED 8*8点阵的地址
0x4800 0000 ~ 0x6000 0000  SFR（特殊暂存器）地址空间
0x3800 1002   键盘地址
0x3000 0000 ~ 0x3400 0000  SDRAM空间
0x2000 0020 ~ 0x2000 002e  IDE
0x1900 0300   CS8900

        独立编址（单独编址）：IO地址与存储地址分开独立编址，I/0端口地址不占用存储空间的地址范围，这样，在系统中就存在了另一种与存储地址无关的IO地址，CPU也必须具有专用与输入输出操作的IO指令（IN、OUT等）和控制逻辑。独立编址下，地址总线上过来一个地址，设备不知道是给IO端口的、还是给存储器的，于是处理器通过MEMR/MEMW和IOR/IOW两组控制信号来实现对I/O端口和存储器的不同寻址。如，intel 80x86就采用单独编址，CPU内存和I/O是一起编址的，就是说内存一部分的地址和I/O地址是重叠的。
        独立编址也称为“I/O端口”方式，外设寄存器位于“I/O（地址）空间”。
        对于x86架构来说，通过IN/OUT指令访问。PC架构一共有65536个8bit的I/O端口，组成64K个I/O地址空间，编号从 0~0xFFFF，有16位，80x86用低16位地址线A0-A15来寻址。连续两个8bit的端口可以组成一个16bit的端口，连续4个组成一个 32bit的端口。I/O地址空间和CPU的物理地址空间是两个不同的概念，例如I/O地址空间为64K，一个32bit的CPU物理地址空间是4G。如，在Intel 8086+Redhat9.0 下用“more /proc/ioports”可看到：
0000-001f : dma1
0020-003f : pic1
0040-005f : timer
0060-006f : keyboard
0070-007f : rtc
0080-008f : dma page reg
00a0-00bf : pic2
00c0-00df : dma2
00f0-00ff : fpu
0170-0177 : ide1
……

        不过Intel x86平台普通使用了名为内存映射（MMIO）的技术，该技术是PCI规范的一部分，IO设备端口被映射到内存空间，映射后，CPU访问IO端口就如同访问内存一样。看Intel TA 719文档给出的x86/x64系统典型内存地址分配表：
系统资源  占用
------------------------------------------------------------------------
BIOS  1M
本地APIC  4K
芯片组保留 2M
IO APIC  4K
PCI设备  256M
PCI Express设备 256M
PCI设备（可选） 256M
显示帧缓存 16M
TSEG  1M

        对于某一既定的系统，它要么是独立编址、要么是统一编址，具体采用哪一种则取决于CPU的体系结构。如，PowerPC、m68k等采用统一编址，而X86等则采用独立编址，存在IO空间的概念。目前，大多数嵌入式微控制器如ARM、PowerPC等并不提供I/O空间，仅有内存空间，可直接用地址、指针访问。但对于Linux内核而言，它可能用于不同的CPU，所以它必须都要考虑这两种方式，于是它采用一种新的方法，将基于I/O映射方式的或内存映射方式的I/O端口通称为“I/O区域”（I/O region），不论你采用哪种方式，都要先申请IO区域：request_resource()，结束时释放它：release_resource()。

2）对外设的访问

1、访问I/O内存的流程是：request_mem_region() -> ioremap() -> ioread8()/iowrite8() -> iounmap() -> release_mem_region() 。
        前面说过，IO内存是统一编址下的概念，对于统一编址，IO地址空间是物理主存的一部分，对于编程而言，我们只能操作虚拟内存，所以，访问的第一步就是要把设备所处的物理地址映射到虚拟地址，Linux2.6下用ioremap():
        void *ioremap(unsigned long offset, unsigned long size);
然后，我们可以直接通过指针来访问这些地址，但是也可以用Linux内核的一组函数来读写：
ioread8(), iowrite16(), ioread8_rep(), iowrite8_rep()......

2、访问I/O端口
        访问IO端口有2种途径：I/O映射方式（I/O－mapped）、内存映射方式（Memory－mapped）。前一种途径不映射到内存空间，直接使用 intb()/outb()之类的函数来读写IO端口；后一种MMIO是先把IO端口映射到IO内存（“内存空间”），再使用访问IO内存的函数来访问 IO端口。
        void ioport_map(unsigned long port, unsigned int count);
通过这个函数，可以把port开始的count个连续的IO端口映射为一段“内存空间”，然后就可以在其返回的地址是像访问IO内存一样访问这些IO端口。

mail list

2010-04-15T02:23:09+08:00

做了这么久的Linux开发，读了这么多mail list，今天才第一次在mail list说话。说来惭愧，不过看到自己的post出现在list中，那种归属感无可比拟。纪念一下。

------------------------------

Message: 5
Date: Wed, 14 Apr 2010 14:34:04 +0800
From: Terren Chow
To: linuxppc-dev@lists.ozlabs.org
Subject: Questions about creating a OF platform device
Message-ID:

Content-Type: text/plain; charset="iso-8859-1"

Dear all,
   I'm new to PPC Linux development. Recently I'm learning how to write a
Linux device driver on MPC5121 based embedded system. I'm just confused
about the OF related code in the kernel.
   I know in the Linux device driver model, a driver is attached to a
device through the bus_type methods. For example, the  platform_driver is
attached to a platform device through the register_platform_driver() method.
This method will scan over the device list in the bus, and perform probe()
method when the match() method return ok.
  My question is, in PPC Linux, there is a structure named *
of_platform_driver* which is similar to *platform_driver* and there is also
a bus_type named *of_platform_bus_type* which is similar to *
platform_bus_type*. But I can't find any information about the structure
of_platform_device. How do the kernel create the of_platform_device and
place them into the device list in the *platform_bus_type* ? I search the
Internet and I can't find any information about this.Could anyone give me
some information so that I can find out the magic behind. Thanks!

--
Terren.Chow
College of Informatics, SCAU
Graduate Student
Lab of Embedded System and Wireless Sensor Network
MSN: terren.chow@hotmail.com

关于串口的CTS与RTS

2009-11-18T19:47:35+08:00

本文转自http://www.edacn.net/html/89/118589-49762.html

网上看到一篇很好的说明CTS与RTS作用的讨论，转过来保存。

    很久很久以前，计算机还没有出现，那时就已经存在了(计算机)史前的串口设备(电传打字机，工控测量设备，通信调制解调器)，为了连接这些串口，EIA制定了RS232标准，采用DB25接插件，支持同步和异步串口，D型的接口可以有效防止插反。标准化给使用带来了便利。
    时光荏苒，个人计算机出现了，这些已有的串口设备毫无疑问地成为了最初的外设，自然而然地RS232标准被个人计算机采纳。但是设备制造商倾向于体积更小，成本更低的接口，因此，将DB25中未使用的和支持同步模式的引脚去掉，形成DB9。最初的情况相当混乱，因为DB9只定义了信号，却没有指定信号和引脚的对应关系，各个制造商只能自行定义。幸运的是，IBM的PC成了工业标准，DB9逐渐统一到IBM的定义上来。
    DB9只有9根线，遵循RS232标准。定义如下：
    DTR,DSR------DTE设备准备好/DCE设备准备好。主流控信号。
    RTS,CTS------ 请求发送/清除发送。用于半双工时，收发切换。属于辅助流控信号。半双工的意思是说，发的时候不收，收的时候不发。那么怎么区分收发呢？缺省时是DCE向 DTE发送数据，当DTE决定向DCE发数据时，先有效RTS，表示DTE希望向DCE发送，一般DCE不能马上转换收发状态，DTE就通过监测CTS是否有效来判断可否发送，这样避免了DTE在DCE未准备好时发送所导致的数据丢失。
    全双工时，这两个信号一直有效即可。

    随着计算机的日益普及，很多非RS232的串口也要接入PC机，如果为每一种新出现的串口都增加一个新的I/O口显然不现实，因为PC后面板位置有限，因此，将RS232串口和非RS232串口都通过RS232口接入是最佳方案。UART的U(通用)指的就是这个意思。早期ROM BIOS和DOS里的通信软件都是为RS232设计的，在没有检测到DCD有效前不会发送数据，因此，就连发送一个字符这样朴素的应用也要给出DCD、 DTR、DSR等控制信号。因此，串口接头上要将一些控制线短接，或者干脆绕过系统软件自己写通信程序。
    到此，UART的涵义就总结为：通用的异步 (串行) I/O口。
    就在UART冠以通用二字，准备一统江湖的时候，制造商们不满于它的速度、体积和灵活性(软件可配置)，推出了USB和1394串口。目前，笔记本上的 UART串口有被取消的趋势，因而有网友发出了“没有串口，吾谁与归”的慨叹，古今多少事，都付笑谈中，USB取代UART是后话，暂且不表。
    话说自从贺氏(Hayes)公司推出了聪明猫(SmartModem)，他们制定的MODEM接口就成了业界标准，自此以后，所有公司制造的兼容猫都符合贺氏标准(连AT指令也兼容，大家一起抄他呗)。
    细观贺氏制定的MODEM串口，与RS232标准大不相同。DTR在整个通信过程中一直保持有效，DSR在MODEM上电后/可以拨号前有效(取决于软件对 DSR的理解)，在通信过程的任意时刻，只要DTR/DSR无效，通信过程立即终止。在某种意义上，这也可以算是流控，但肯定不是RS232所指的那种主流控。如果拘泥于RS232，你是不会理解DTR和DSR的用途的。
    贺氏不但改了DTR和DSR，竟然连RTS和CTS的涵义也重新定义了。因此，RTS和CTS已经不具有最开始的意义了。从字面理解RTS和CTS，是用于半双工通信的，当DTE想从收模式改为发模式时，就有效RTS请求发送，DCE收到RTS请求后不能立即完成转换，需要一段时间，然后有效CTS通知DTE：DCE已经转到发模式，DTE可以开始发送了。在全双工时，RTS和CTS都缺省置为有效即可。然而，在贺氏的MODEM串口定义中，RTS和CTS用于硬件流控，和什么劳什子的全双工/半双工一点关系也没有。
    注意，硬件流控是靠软件实现的，之所以强调“硬件”二字，仅仅是因为硬件流控提供了用于流量情况指示的硬件连线，并不是说，你只要把线连上，硬件就能自己流控。如果软件不支持，光连上RTS和CTS是没有用的。
    RTS和CTS硬件流控的软件算法如下：(RTS有效表示PC机可以收，CTS有效表示MODEM可以收，这两个信号互相独立，分别指示一个方向的流量情况。)

    dengm 发表于 2005-1-14 07:52 侃单片机

    PC端处理：
      发. 当发现（不一定及时发现） CTS (-3v to -15v)无效时，停止发送,
          当发现（不一定及时发现） CTS (3v to 15v)有效时，恢复发送；

      收. 0          当接收buffers中的bytes          当接收buffers中的bytes>N 时，给 RTS 无效信号（-3v to -15v);

    MODEM端处理：
          同上，但RTS与CTS交换。